RTL-дизайн / Языки разработки аппаратуры / Верификация и синтез

Video Description

В этом выпуске Никита Поляков, работавший в МЦСТ и Syntacore, позволит понять, как выглядит работа разработчика процессоров. Никита рассказал о различных специализациях, которые есть внутри профессии, какие тулы используются и на какие этапы делится разработка процессоров. В чем преимущества и недостатки архитектуры Эльбрус(VLIW) и RISC-V? Какие языки разработки аппаратуры бывают и в чем их отличие от языков программирования? Как происходит отладка? Как происходит синтез многоядерных процессоров? Нужно ли уметь обращаться с паяльником и осциллографом разработчику процессоров? Что вообще могут и в каком виде продавать компании, специализирующиеся на разработке аппаратуры? И многие другие вопросы обсудили в этом выпуске. ✅ Подписывайтесь на Telegram-канал «Битовых масок»: https://t.me/+pAvCjs9-8qE1OWZi 🔹 Стань частью команды YADRO! https://careers.yadro.com 🎧 Слушать «Битовые маски» на других платформах: Яндекс.Музыка: https://music.yandex.com/album/26508178 Apple Podcasts: https://podcasts.apple.com/ru/podcast/%D0%B1%D0%B8%D1%82%D0%BE%D0%B2%D1%8B%D0%B5-%D0%BC%D0%B0%D1%81%D0%BA%D0%B8-%D0%BE-%D1%81%D0%B8%D1%81%D1%82%D0%B5%D0%BC%D0%BD%D0%BE%D0%BC-%D0%BF%D1%80%D0%BE%D0%B3%D1%80%D0%B0%D0%BC%D0%BC%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B8-%D0%BF%D1%80%D0%BE%D1%81%D1%82%D1%8B%D0%BC%D0%B8/id1695727208 Все площадки: https://engineer.yadro.com/podcasts/category/bitmask/ 00:00:00 - Тизер 00:00:52 - Представление гостя 00:02:17 - Как Никита стал разработчиком процессоров, учеба в МФТИ 00:05:33 - Начало работы в МЦСТ 00:06:45 - Различные специализации разработчиков процессоров 00:08:37 - Языки описания аппаратуры и инструменты для разработки процессоров 00:13:26 - Сходства Verilog и языков программирования 00:14:43 - Отличия Verilog и языков программирования 00:17:49 - Моделирование/верификация и синтез с помощью Verilog 00:20:50 - Автоматические и ручные оптимизации схемы во время синтеза 00:23:07 - Тулы симуляции и синтеза, этапы разработки 00:27:11 - Баги и процесс отладки 00:31:15 - Процесс синтеза больших устройств, синтез многоядерных процессоров 00:37:35 - Этап верификации аппаратуры 00:41:47 - Результирующие продукты, Soft IP 00:48:29 - Как справляться с багами в уже выпущенных модулях и процессорах 00:51:39 - Развитие языка Verilog и его стандарты 00:55:23 - Баги в тулах для разработки процессоров 00:58:26 - Chisel 01:04:25 - Архитектура Эльбрус 01:10:55 - Различия RISC-V и Эльбруса 01:22:17 - Где учиться разработке процессоров, что должен знать разработчик процессоров 01:25:46 - Связь между программированием и разработкой аппаратуры, миграция фич из ПО в аппаратуру 01:28:48 - Возможен ли переход в разработчики процессоров из другой специальности 01:35:42 - Нужны ли паяльник и осциллограф при работе 01:40:22 - Заключение #rtl #verilog #riscv #elbrus #chisel